PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-303207

(43)Date of publication of application: 13.11.1998

(51)Int.CI.

H01L 21/322 H01L 21/02 H01L 21/20

(21)Application number: 09-106341

(71)Applicant: HITACHI LTD

(22)Date of filing:

23.04.1997


(72)Inventor: KONDO TAIICHI

(54) SEMICONDUCTOR WAFER, ITS MANUFACTURE, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the yield and reliability of a semiconductor integrated circuit device by obtaining a thin film epitaxial wafer having a high gettering effect.

SOLUTION: An epitaxial layer 2 composed of p-type single-crystal silicon having a thickness of about 1 μ m is formed on the surface of a main body 1 of a p-type single-crystal silicon semiconductor substrate, and a gettering layer 3 is formed on the backside of the main body 1 by forming a high-concentration boron area. In addition, a silicon film 4 is formed on the gettering layer 3 for preventing the automatic doping of the layer 3 with boron which occurs when the epitaxial layer 2 is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-303207

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl. ⁶		識別記号	FΙ		
H01L	21/322		H01L	21/322	G
	21/02			21/02	В
	21/20			21/20	

21/20		21/20					
		審查請求	未請求	請求項の数 9	OL	(全 8 頁)	
(21)出願番号	特願平9-106341	(71)出顧人	000005108 株式会社日立製作所				
(22)出願日	平成9年(1997)4月23日	東京都千代田区神田駿河台四丁目6番地 (72)発明者 近藤 泰一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内					
		(74)代理人	弁理士	筒井 大和			


(54) 【発明の名称】 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置

(57)【要約】

【課題】 ゲッタリング効果の高い薄膜エピタキシャルウエハを得ることによって、半導体集積回路装置の歩留まりおよび信頼性を向上することができる技術を提供する。

【解決手段】 p型のシリコン単結晶で構成される半導体基板本体1の表面には、p型のシリコン単結晶で構成される厚さ約1μmのエピタキシャル層2が形成され、半導体基板本体1の裏面には、高濃度のボロン領域が形成されてゲッタリング層を構成している。さらに、上記ゲッタリング層3の上には、エピタキシャル層2を形成する際に生じるボロンのオートドーピングを防ぐためのシリコン膜4が被着されている。

図 1



1; 半導体基板本体 2; エピタキシャル層 3; ゲッタリング層 4;シリコン膜

【特許請求の範囲】

【請求項1】 所定導電型の不純物を含有する半導体基 板本体の表面に、前記半導体基板本体の不純物と同一導 電型で、かつ、前記半導体基板本体の不純物の濃度と同 じ濃度の不純物を含有するエピタキシャル層を設け、前 記半導体基板本体の裏面に、汚染不純物を捕縛するゲッ タリング層を設けたことを特徴とする半導体ウエハ。

【請求項2】 所定導電型の高濃度の不純物を含有する 半導体基板本体の表面に、不純物を含有しないノンドー プエビタキシャル層を設け、前記ノンドープエビタキシ 10 ことを特徴とする半導体集積回路装置。 ャル層の上に、前記半導体基板本体の不純物と同一導電 型で、かつ、前記半導体基板本体の不純物の濃度よりも 低濃度の不純物を含有するエピタキシャル層、または不 純物を含有しないノンドープエピタキシャル層を設けた ことを特徴とする半導体ウエハ。

【請求項3】 請求項1記載の半導体ウエハにおいて、 前記ゲッタリング層の上に、シリコン膜、酸化膜または ノンドープガラス膜を被着したことを特徴とする半導体 ウエハ.

【請求項4】 請求項1記載の半導体ウエハにおいて、 前記ゲッタリング層は、前記半導体基板本体の不純物と 同一導電型で、かつ、前記半導体基板本体の不純物の濃 度よりも高濃度の不純物を含有する半導体領域、または 酸素イオンが導入された領域であることを特徴とする半 導体ウエハ。

【請求項5】 請求項2記載の半導体ウエハにおいて、 前記半導体基板本体の裏面に、酸化膜を被着した多結晶 シリコン膜、またはシリコン膜を設けたことを特徴とす る半導体ウエハ。

【請求項6】 所定導電型の不純物を含有する半導体基 30 板本体の表面に、前記半導体基板本体の不純物と同一導 電型で、かつ、前記半導体基板本体の不純物の濃度と同 じ濃度の不純物を含有するエピタキシャル層を形成する 工程と、前記半導体基板本体の裏面に、汚染不純物を捕 縛するゲッタリング層を形成する工程とを有することを 特徴とする半導体ウエハの製造方法。

【請求項7】 所定導電型の高濃度の不純物を含有する 半導体基板本体の表面に、不純物を含有しないノンドー プエピタキシャル層を形成する工程と、前記ノンドープ エピタキシャル層の上に、前記半導体基板本体の不純物 40 と同一導電型で、かつ、前記半導体基板本体の不純物の 濃度よりも低濃度の不純物を含有するエピタキシャル 層、または不純物を含有しないノンドープエピタキシャ ル層を形成する工程とを有することを特徴とする半導体 ウエハの製造方法。

【請求項8】 所定導電型の不純物を含有する半導体基 板本体の表面に、前記半導体基板本体の不純物と同一導 電型で、かつ、前記半導体基板本体の不純物の濃度と同 じ濃度の不純物を含有するエピタキシャル層を設け、前

タリング層を設けたことを特徴とする半導体集積回路装 置。

【請求項9】 所定導電型の高濃度の不純物を含有する 半導体基板本体の表面に、不純物を含有しないノンドー プエピタキシャル層を設け、前記ノンドープエピタキシ ャル層の上に、前記半導体基板本体の不純物と同一導電 型で、かつ、前記半導体基板本体の不純物の濃度よりも 低濃度の不純物を含有するエピタキシャル層、または不 純物を含有しないノンドープエピタキシャル層を設けた

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体ウエハ、半 導体ウェハの製造方法および半導体集積回路装置技術に 関し、特に、半導体基板本体の表面にエピタキシャル層 を有するエピタキシャルウエハ、エピタキシャルウエハ の製造方法およびそれを用いた半導体集積回路装置に適 用して有効な技術に関するものである。

[0002]

【従来の技術】エピタキシャルウエハは、これまで主に 20 バイポーラデバイスに用いられてきたが、歩留まりの向 上を目的に、MOS(Metal Oxide Semiconductor)デバ イスへのエピタキシャルウエハの適用が検討されてい

【0-00-3】特に、DRAM (Dynamic Random Access Memory) においては、メモリセルのリフレッシュ特性の 向上およびメモリセル選択用MISFET (Metal Insu lator Semiconductor Field Effect Transistor)のゲー ト絶縁膜の膜質の向上が可能であることから、64Mb i t 以降のDRAMでは、半導体基板本体の表面に約1 μmの厚さのエピタキシャル層を有したエピタキシャル ウエハ(以下、薄膜エピタキシャルウエハと称す)の実 用化が検討されている。

【0004】なお、上記薄膜エピタキシャルウエハに関 しては、例えば、日経マグロウヒル社発行「日経マイク ロデバイス」1996年6月1日号、P126~P13 3に記載してある。

[0005]

【発明が解決しようとする課題】本発明者が検討したと ころによると、薄膜エピタキシャルウェハには以下の問

【0006】すなわち、薄膜エピタキシャルウエハを構 成するエピタキシャル層または半導体基板本体における 不純物拡散を抑えるために、エピタキシャル層または半 導体基板本体の不純物濃度は低く設定されるが、これに よって、薄膜エピタキシャルウエハの汚染不純物のゲッ タリング効果が低下する。

【0007】汚染不純物はナトリウム(Na)、カリウ ム(K)等のアルカリ金属、または鉄(Fe)、金(A 記半導体基板本体の裏面に、汚染不純物を捕縛するゲッ 50 u)等の重金属原子であり、アルカリ金属はMOSデバ

イスのゲート絶縁膜中またはゲート絶縁膜とエピタキシ ャル層との間に存在し、しきい値電圧を変動させる。ま た、重金属はエピタキシャル層または半導体基板本体を 構成する結晶、例えばシリコン単結晶内で析出し、転位 や積層欠陥の発生原因となり、重金属原子自身もキャリ アトラップを形成してライフタイムを減少させる。

【0008】そこで、薄膜エピタキシャルウエハでは、 半導体基板本体に元々存在する酸素を利用したイントリ ンシック・ゲッタリング技術によって、汚染不純物の影 響を取り除いている。

【0009】ところで、上記イントリンシック・ゲッタ リング技術では、酸素濃度が低いとゲッタリング効果が 弱くなり、また、酸素濃度が高いと欠陥のないデヌーデ ッド・ゾーンが形成できなくなるため、酸素濃度を最適 化することが重要である。しかし、最適な酸素濃度の範 囲は狭く、また、一つのインゴット内でも酸素濃度は不 均一となることから、最適な酸素濃度を有しゲッタリン グ効果の高い薄膜エピタキシャルウエハを得ることは難 1,63.

薄膜エピタキシャルウエハを得ることによって、半導体 集積回路装置の歩留まりおよび信頼性を向上することが できる技術を提供することにある。

【0011】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0012]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。すなわち、本発明の半導体ウエハ は、所定導電型の不純物を含有する半導体基板本体の表 面に、前記半導体基板本体の不純物と同一導電型で、か つ、前記半導体基板本体の不純物の濃度と同じ濃度の不 純物を含有するエピタキシャル層を設け、前記半導体基 板本体の裏面に、汚染不純物を捕縛するゲッタリング層 を設けるものである。

【0013】上記した手段によれば、薄膜エピタキシャ ルウエハの裏面に設けられたゲッタリング層によって、 半導体素子の製造プロセスで発生するプロセス起因の汚 染不純物を捕縛することができるので、薄膜エピタキシ 40 ャルウエハの表面に設けられた半導体素子が形成される エピタキシャル層に、上記汚染不純物の影響を及ぼさな いようにすることができる。

[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0015】なお、実施の形態を説明するための全図に おいて同一機能を有するものは同一の符号を付し、その 繰り返しの説明は省略する。

【0016】(実施の形態1)図1に、本発明の一実施 50 成されている。

の形態である薄膜エピタキシャルウエハEP、の断面図 を示す。

【0017】p型のシリコン単結晶によって構成される 半導体基板本体 1 の表面には、p型のシリコン単結晶か らなる厚さ約1 μmのエピタキシャル層2が形成され、 半導体基板本体1の裏面には、ゲッタリング効果を有す る高濃度のボロン領域が形成されてゲッタリング層3を 構成している。上記半導体基板本体1および上記エピタ キシャル層2の抵抗率は共に約10Ω·cmであり、上 10 記ゲッタリング層3の不純物濃度は約10¹⁹cm⁻³であ

【0018】さらに、エピタキシャル層2を形成する際 に生じるゲッタリング層3からのボロンのオートドーピ ングを防ぐために、ゲッタリング層3の上には、シリコ ン膜4が被着されている。

【0019】次に、本実施の形態1の薄膜エピタキシャ ルウエハEP, の製造方法を図2を用いて説明する。

【0020】まず、p型の半導体基板本体1(図2

(a))の裏面に、高濃度のボロン領域によって構成され 【0010】本発明の目的は、ゲッタリング効果の高い 20 るゲッタリング層3を形成する(図2(b))。次に、シ リコン5aをコーティングしたサセプタ5b上に上記半 導体基板本体1を置き、塩化水素(HC1)ガスを流し ながらサセプタ5 b からシリコンを半導体基板本体1の 裏面に転写させて、ゲッタリング層3上をシリコン膜4 によって被覆する (図2 (c))。その後、半導体基板本 体1の表面に、例えばモノシラン (SiH,)ガスと水素 (H₂)ガスとを用い、例えば980℃程度のエピタキシ ャル成長法等によって、p型のエピタキシャル層2を形 成することにより、薄膜エピタキシャルウエハEP、を 30 製造する(図2(d))。

> 【0021】次に、上記薄膜エピタキシャルウエハEP , を用いた n チャネル型M I S F E T を示す半導体基板 の要部断面図を図3に示す。

> 【0022】半導体基板本体1の表面には、厚さ約1μ mのエピタキシャル層2が形成され、このエピタキシャ ル層2の主面上には、酸化シリコン膜からなるフィール ド絶縁膜6が形成されている。なお、図示はしないが、 フィールド絶縁膜6の下層にはチャネルストッパ領域が 形成されている。

【0023】フィールド絶縁膜6に囲まれた素子形成領 域には、nチャネル型MISFETが形成されている。 nチャネル型MISFETは、一対のn-型半導体領域 7 および一対のn・型半導体領域8 によってソース領 域、ドレイン領域が構成されている。

【0024】また、上記一対のn-型半導体領域7の間 のエピタキシャル層2の表面には、しきい値電圧制御層 9が形成されている。このしきい値電圧制御層9の上に は、酸化シリコン膜でゲート絶縁膜10が構成され、そ の上にはn型の多結晶シリコン膜でゲート電極11が構 5

【0025】nチャネル型MISFETの上には、例えば酸化シリコン膜からなる絶縁膜12が堆積されており、この絶縁膜12の所定の位置には接続孔13が設けられ、配線層14が接続孔13を通じてn・型半導体領域8と電気的に接続されている。配線層14の上には、例えば窒化シリコン膜と酸化シリコン膜との積層膜からなる絶縁膜15が堆積されている。

【0026】半導体基板本体1の裏面には、ゲッタリング層3が形成され、さらに、ゲッタリング層3の上には、シリコン膜4が被着されている。

【0027】次に、図3に示した薄膜エピタキシャルウエハEP、を用いたnチャネル型MISFETの製造方法を説明する。

【0028】まず、エピタキシャル層2の主面上に、L OCOS法等によって酸化シリコン膜からなるフィール ド絶縁膜6を形成する。次いで、フィールド絶縁膜6に 囲まれた素子形成領域に熱酸化法等によって、酸化シリ コン膜からなるゲート絶縁膜10を形成する。

【0029】次に、エピタキシャル層2のチャネル領域 【0036】上記薄膜エピタキシャルウエハEP。は、 ヘp型不純物、例えばボロンを導入してしきい値電圧制 20 まず、p型の半導体基板本体1(図4(a))の裏面に、 御層9を形成した後、エピタキシャル層2上にCVD 高濃度のボロン領域によって構成されるゲッタリング履

(Chemical Vapor Deposition)法でリンを添加した多結晶シリコン膜を堆積し、次いで、上記多結晶シリコン膜をエッチングして、多結晶シリコン膜によって構成されるゲート電極11を形成する。

【0030】次に、ゲート電極11をマスクにして、エピタキシャル層2にn型不純物、例えば砒素を導入し、nチャネル型MISFETのソース領域、ドレイン領域の一部を構成する低濃度のn゚型半導体領域7を形成する。

【0031】次に、エピタキシャル層2上にCVD法で 堆積した酸化シリコン膜をRIE(Reactive Ion Etchi ng)法でエッチングして、ゲート電極11の側壁にサイ ドウォールスペーサ16を形成する。次いで、ゲート電 極11およびサイドウォールスペーサ16をマスクにし て、エピタキシャル層2にn型不純物、例えばリンを導 入し、nチャネル型MISFETのソース領域、ドレイ ン領域の他の一部を構成する高濃度のn・型半導体領域 8を形成する。

【0032】その後、エピタキシャル層2上に絶縁膜12を堆積し、この絶縁膜12をエッチングして接続孔13を開孔した後、絶縁膜12上に堆積した金属膜をエッチングして配線層14を形成し、次いで、配線層14上を絶縁膜15で被覆することにより、前記図3に示した本実施の形態1のnチャネル型MISFETが完成する

【0033】とのように、本実施の形態1によれば、半 導体基板本体1の裏面に設けられたゲッタリング層(高 濃度のボロン領域)3によって半導体素子の製造プロセ スで発生するプロセス起用の海流不純物を捕縛するとよ ができる。また、このゲッタリング層3の上にシリコン 膜4を被着することにより、エピタキシャル層2を形成 する際にゲッタリング層3中のボロンが半導体基板本体 1の裏面から抜け出して、エピタキシャル層2にドープ されてしまう、いわゆるボロンのオートドーピングを防 ぐことができる。

【0034】(実施の形態2)本発明の他の実施の形態 である薄膜エピタキシャルウエハEP、およびその製造 方法を図4を用いて説明する。

【0035】図4(c)に示すように、前記実施の形態1に記載した薄膜エピタキシャルウエハEP、と同様に、p型の半導体基板本体1の表面には、p型のエピタキシャル層2が形成され、半導体基板本体1の裏面には、高濃度のボロン領域が形成されてゲッタリング層3を構成している。しかし、エピタキシャル層2を形成する際に生じるゲッタリング層3からのボロンのオートドーピングを防ぐために、ゲッタリング層3の上には、酸化膜17が被着されている。

【0036】上記薄膜エピタキシャルウエハEP、は、まず、p型の半導体基板本体1(図4(a))の裏面に、高濃度のボロン領域によって構成されるゲッタリング層3を形成した後、ゲッタリング層3上を酸化膜17によって被覆し(図4(b))、次いで、半導体基板本体1の表面にp型のエピタキシャル層2を形成することによって、製造される(図4(c))。

【0037】とのように、本実施の形態2によれば、半導体基板本体1の裏面に設けられたゲッタリング層(高濃度のボロン領域)3によって半導体素子の製造プロセスで発生するプロセス起因の汚染不純物を捕縛することができる。また、このゲッタリング層3の上に酸化膜17を被着することにより、エピタキシャル層2を形成する際に生じるボロンのオートドーピングを防ぐことができる

【0038】(実施の形態3)本発明の他の実施の形態である薄膜エピタキシャルウエハEP, およびその製造方法を図5を用いて説明する。

【0039】図5(c)に示すように、p型の半導体基板本体1の表面には、p型のエピタキシャル層2が形成され、半導体基板本体1の裏面には、高濃度の酸素領域が形成されてゲッタリング層18を構成している。上記ゲッタリング層18の酸素濃度は約10¹⁸ c m⁻³以上である。

【0040】上記薄膜エピタキシャルウエハEP,は、まず、p型の半導体基板本体1(図5(a))にイオン打ち込み法により酸素イオンを導入し、半導体基板本体1の裏面にゲッタリング層18を形成した後(図5

(b))、半導体基板本体1の表面にp型のエピタキシャル層2を形成することによって、製造される(図5 (c))。

スで発生するプロセス起因の汚染不純物を捕縛すること 50 【0041】このように、本実施の形態3によれば、半

導体基板本体1の裏面に設けられたゲッタリング層(高 濃度の酸素領域) 18によって半導体素子の製造プロセ スで発生するプロセス起因の汚染不純物を捕縛すること ができる。

【0042】(実施の形態4)本発明の他の実施の形態 である薄膜エピタキシャルウエハEP、およびその製造 方法を図6を用いて説明する。

【0043】図6(c)に示すように、p型の半導体基 板本体1の表面には、エピタキシャル層2が形成され、 半導体基板本体1の裏面には、半導体基板本体1の裏面 10 に堆積されたBSG (Boron Silicate Glass) 膜19か らのボロンの拡散によって高濃度のボロン領域が形成さ れて、ゲッタリング層20を構成している。さらに、エ ピタキシャル層2を形成する際に生じるボロンのオート ドーピングを防ぐために、BSG膜19の上には、ノン ドープガラス膜21が被着されている。

【0044】上記薄膜エピタキシャルウエハEP。は、 まず、p型の半導体基板本体1 (図6 (a))の裏面にB SG膜19を堆積し、続いて、CVD法によってBSG 体基板本体 1 に熱処理を施すことによってBSG膜 1 9 中のボロンを半導体基板本体1に拡散させて、髙濃度の ボロン領域によって構成されるゲッタリング層20を形 成し(図6(b))、次いで、半導体基板本体1の表面に p型のエピタキシャル層2を形成することによって、製 造される(図6(c))。

【0045】このように、本実施の形態4によれば、半 導体基板本体1の裏面に設けられたゲッタリング層(高 濃度のボロン領域)20によって半導体素子の製造プロ とができる。また、BSG膜19の上にノンドープガラ ス膜21を被着することにより、エピタキシャル層2を 形成する際に生じるボロンのオートドーピングを防ぐこ とができる。

【0046】(実施の形態5)本発明の他の実施の形態 である薄膜エピタキシャルウエハEP、およびその製造 方法を図7を用いて説明する。

【0047】図7(c)に示すように、p型のシリコン 単結晶によって構成される高濃度の半導体基板本体22 の表面には、厚さ約1μmのノンドープエピタキシャル 40 ている。 層23が形成され、さらに、このノンドープエピタキシ ャル層23の上には、厚さ約5μmのp型のシリコン単 結晶からなるエピタキシャル層24が形成されている。 上記高濃度の半導体基板本体22は、ゲッタリング機能 を有しており、その不純物は、例えばボロンであり、そ の不純物濃度は、例えば約101°cm-3である。また、 上記エピタキシャル層24の抵抗率は、例えば約10Ω ・cmである。

【0048】高濃度の半導体基板本体22の裏面には、 多結晶シリコン膜25を構成しており、さらに、エピタ 50 抗率を有するp型のエピタキシャル層24を形成するこ

キシャル層24を形成する際に生じるオートドーピング を防ぐために、多結晶シリコン膜25の上には、酸化膜 17が被着されている。

【0049】上記薄膜エピタキシャルウエハEP、は、 まず、p型の高濃度の半導体基板本体22の裏面に、多 結晶シリコン膜25をCVD法によって堆積し、続い て、多結晶シリコン膜25上を酸化膜17によって被覆 した後(図7(a))、高濃度の半導体基板本体22の表 面にノンドープエピタキシャル層23を形成し(図7 (b))、次いで、ノンドープエピタキシャル層23上に 所望の抵抗率を有するp型のエピタキシャル層24を形 成することによって、製造される(図7(c))。

【0050】このように、本実施の形態5によれば、高 濃度の半導体基板本体22、その裏面に設けられた多結 晶シリコン膜25 および半導体基板本体1を多結晶シリ コン膜25との接触界面部分によって半導体素子の製造 プロセスで発生するプロセス起因の汚染不純物を捕縛す ることができる。また、高濃度の半導体基板本体22の 表面にノンドープエピタキシャル層23を設け、高濃度 膜19上にノンドープガラス膜21を堆積した後、半導 20 の半導体基板本体22の裏面に設けられたゲッタリング 層25の上に酸化膜17を被着することにより、エピタ キシャル層24を形成する際に生じるオートドーピング を防ぐことができる。

> 【0051】(実施の形態6)本発明の他の実施の形態 である薄膜エピタキシャルウエハEP。およびその製造 方法を図8を用いて説明する。

【0052】図8(c)に示すように、p型のシリコン 単結晶によって構成される高濃度の半導体基板本体22 の表面には、前記実施の形態5に記載した薄膜エピタキ セスで発生するプロセス起因の汚染不純物を捕縛すると 30 シャルウエハΕΡ, と同様に、厚さ約1μmのノンドー プエピタキシャル層23が形成され、さらに、このノン ドープエピタキシャル層23の上には、厚さ約5μmの p型のシリコン単結晶からなるエピタキシャル層24が 形成されている。

> 【0053】この場合、高濃度の半導体基板本体22が ゲッタリング機能を有している。

> 【0054】そして、エピタキシャル層24を形成する 際に生じるオートドーピングを防ぐために、高濃度の半 導体基板本体22の裏面には、シリコン膜4が被着され

> 【0055】上記薄膜エピタキシャルウエハEP。は、 まず、シリコン5aをコーティングしたサセプタ5b上 にp型の高濃度の半導体基板本体22 (図8 (a))を置 き、HC1ガスを流しながらサセプタ5bからシリコン を高濃度の半導体基板本体22の裏面に転写させて、高 濃度の半導体基板本体22の裏面をシリコン膜4によっ て被覆した後(図8(b))、高濃度の半導体基板本体2 2の表面にノンドープエピタキシャル層23を形成し、 次いで、ノンドープエピタキシャル層23上に所望の抵

とによって、製造される(図8(c))。

【0056】とのように、本実施の形態6によれば、高 濃度の半導体基板22の表面にノンドープエピタキシャ ル層23を設け、高濃度の半導体基板22の裏面にシリ コン膜4を設けることにより、エピタキシャル層24を 形成する際に生じるオートドーピングを防ぐことができ る。

【0057】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 10 逸脱しない範囲で種々変更可能であることはいうまでも ない。

【0058】例えば、前記実施の形態では、p型のシリ コン単結晶によって構成される半導体基板本体について 説明したが、n型のシリコン単結晶によって構成される 半導体基板本体についても適用可能である。

【0059】また、前記実施の形態1または2では、p 型のシリコン単結晶によって構成される半導体基板本体 について説明したが、n型のシリコン単結晶によって構 成される半導体基板本体についても同様であり、n型の 20 2 エピタキシャル層 半導体基板本体の場合のゲッタリング層は、砒素、アン チモンまたはリンからなる髙濃度の半導体領域によって 構成される。

【0060】また、前記実施の形態2、3または4で は、半導体基板本体の裏面にゲッタリング層を形成した 後、半導体基板本体の表面にエピタキシャル層を形成し たが、半導体基板本体の表面にエピタキシャル層を形成 した後に、半導体基板本体の裏面にゲッタリング層を形 成してもよく、同様な効果が得られる。

【0061】また、前記実施の形態5または6では、半 30 11 ゲート電極 導体素子を形成するエピタキシャル層を抵抗率が約10 Q·cmのエピタキシャル層としたが、ノンドープエピ タキシャル層としてもよい。

[0062]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0063】本発明によれば、薄膜エピタキシャルウエ ハにおいて、高いゲッタリング効果が得られ、半導体素 子が形成されるエピタキシャル層に汚染不純物の影響を 40 及ぼさないようにすることができるので、半導体集積回 路装置の歩留まりおよび信頼性を向上することができ る。

【図面の簡単な説明】

【図1】本発明の一実施の形態である薄膜エピタキシャ ルウエハの断面図である。

【図2】本発明の一実施の形態である薄膜エピタキシャ ルウエハの製造方法を示す薄膜エピタキシャルウエハの 断面図である。

【図3】本発明の一実施の形態である薄膜エピタキシャ 50 EP。

ルウエハを用いたnチャネル型MISFETを示す半導 体基板の要部断面図である。

【図4】本発明の他の実施の形態である薄膜エピタキシ ャルウエハおよびその製造方法を示す薄膜エピタキシャ ルウエハの断面図である。

【図5】本発明の他の実施の形態である薄膜エピタキシ ャルウエハおよびその製造方法を示す薄膜エピタキシャ ルウエハの断面図である。


【図6】本発明の他の実施の形態である薄膜エピタキシ ャルウエハおよびその製造方法を示す薄膜エピタキシャ ルウエハの断面図である。

【図7】本発明の他の実施の形態である薄膜エピタキシ ャルウエハおよびその製造方法を示す薄膜エピタキシャ ルウエハの断面図である。

【図8】本発明の他の実施の形態である薄膜エピタキシ ャルウエハおよびその製造方法を示す薄膜エピタキシャ ルウエハの断面図である。

【符号の説明】

- 1 半導体基板本体
- 3 ゲッタリング層(高濃度のボロン領域)
- 4 シリコン膜
- 5a シリコン
- 5b サセプタ
- 6 フィールド絶縁膜
- 7 n-型半導体領域
- 8 n 型半導体領域
- 9 しきい値電圧制御層
- 10 ゲート絶縁膜
- - 12 絶縁膜
 - 13 接続孔
 - 14 配線層
 - 15 絶縁膜
 - 16 サイドウォールスペーサ
 - 17 酸化膜
 - 18 ゲッタリング層(高濃度の酸素領域)
 - 19 BSG膜
 - 20 ゲッタリング層(高濃度のボロン領域)
- 2 1 ノンドープガラス膜
 - 22 高濃度の半導体基板本体
 - 23 ノンドープエピタキシャル層
 - 24 エピタキシャル層
 - 25 多結晶シリコン膜
 - EP_1 薄膜エピタキシャルウエハ
 - 薄膜エピタキシャルウエハ EP,
- EP. 薄膜エピタキシャルウエハ
- EP. 薄膜エピタキシャルウエハ
- EP、 薄膜エピタキシャルウエハ
- 薄膜エピタキシャルウエハ



【図8】

